Qualificações
•
Experiência em
um time de verificação funcional para circuitos
integrados e IP's de 32 bits;
• Ponto focal na
introdução de técnicas e ferramentas de
verificação formal;
•
Verificação funcional em projetos multi-site para SoC's,
especificamente para microcontroladores de 32 bits;
• Concepção, especificação e
verificação funcional do eTPU, um coprocessador de
timing, um elemento-chave para aplicações
automotivas de SoC's, fornecimento de suporte para clientes internos;
• Verificação de IPs digitais, verificação
de SoC's, especificação, desenvolvimento e
manutenção de ambientes de teste para microcontroladores
Freescale das famílias MPC55XX, MCF5XXX, and MPC5633M (projeto
desenvolvido em parceria com a ST
Microelectronics);
• Responsável pelo desenvolvimento e manutenção de
um assemblador para um coprocessador para uso interno em tarefas de
projeto e verificação;
•
Depuração de código de microcontroladores;
• Análise
de requisições para desenvolvimento de testes de
verificação;
• Fornecimento de suporte para clientes internos sobre metodologia de
reuso de IP's;
• Desenvolvimento do ambiente de verificação incluindo
arquitetura de simulações para testes, componentes de
software para verificação e estímulos de
simulação para garantir cumprimento das funcionalidades
especificadas;
• Simulações e depuração de código
RTL e do ambiente de verificação;
• Análise de cobertura de código e de funcionalidade para
monitorar a completude e efetividade do esforço de
verificação;
• Interface com engenheiros de teste e de projetos;
• Identificação e implementação de
melhorias na metodologia de verificação;
• Linguagens de programação: Verilog, Assembly de
microcontroladores, C, C++, Vera, Perl, TCL, System Verilog.
Prêmios
• Bravo! Award recebido da
Motorola Inc. em reconhecimento ao trabalho de
verificação funcional da eTPU, março de 2003;
• Distinguished Author Award
recebido da Freescale Inc. pela autoria e apresentação de
trabalho no IEEE LATW(Latin-American Test Workshop) 2005, setembro de
2005.
Publicações
• "A case study for Formal Verification of a timing co-processor"(IEEE Dig Lib), publicado no IEEE
LATW 2009;
• "Functional
verification of a timing co-processor: A case study", publicado e
apresentado no IEEE LATW 2005;
Idiomas
• Português: Nativo
• Inglês: Fluente
Outras
informações
• Não-fumante;
• Hobbies: guitarra/violão, fotografia, mergulho,
natação, viajar, caminhadas e yoga.
